IBIS

I/O BUffer Information Specification
: 회로 설계를 위한 칩의 I/O 특성 정보를 가지고 있음
: 모델이 아니고 사용할 데이터를 가진 ASCII 텍스트 파일임
I/O 스위칭 주파수가 증가, 전압 레벨 감소 -> 정확한 아날로그 시뮬레이션이 필요함
SPICE 분석은 IC 설계에 도움됨, PCB 영역에서는 한계가 있음. 신호 무결성 평가에 사용하는 transient simulation 분석에는 속도가 느림. 호환성 낮음.
IBIS는 빠르지만 정확도는 낮다

칩의 입출력 정보를 가지고 있어서 칩 사용자가 PCB 설계할 때 SI 및 EMI/EMC 관련 시뮬레이션에 필수적인 요소이다.  칩의 I/O 버퍼 특성을 I/V 관계로 나타낸다. Spice model 과 달리 상용 EDA 도구와 호환성을 가진다.

물리적 이론이 현실과 일치하느냐 보다는 예측과 맞는지에 사용하면 된다

패키지는 transmission line 과 lumped element의 조합으로 모델링 가능

I/O 버퍼 모델
1) Linear (이상적 전원, 저항)
2) Behavior (선형/비선형, I-V, V-t)
3) Transistor

CMOS 버퍼 모델
1) 출력 : pull up device, pull down device, power clamp dev, ground clamp dev, capacitance
2) 입력(리시버) : capacitance, power clamp device, ground clamp device